师资队伍
刘大江
时间:2017-12-05    浏览量:次

■ 基本信息

名: 刘大江

别:

称: 副教授(硕导)

务:

话:

办公地点: 主教1815

E-mailliudj@cqu.edu.cn

研究方向 可重构计算架构及其编译、神经网络编译、图计算领域定制架构

招生信息: 招收硕士研究生,欢迎计算机科学与技术、电子科学与技术、自动化等专业考生报考。


■ 个人简介:

刘大江,博士,赛博app下载(中国)有限公司副教授、硕士生导师;2009年本科毕业于电子科技大学微电子技术专业;同年9月进入清华大学微纳电子系直接攻读博士学位,2015年获得工学博士学位;同年8月进入清华大学计算机系进行博士后研究,2017年出站;同年9月进入赛博app下载(中国)有限公司工作至今,现为赛博app下载(中国)有限公司副教授,于2018年在澳大利亚昆士兰大学和悉尼科技大学进行访问交流。研究领域包括粗粒度可重构计算架构及编译、图计算架构和神经网络编译等;曾主持和参与了国家自然科学基金、科技创新2030-新一代人工智能、华为高校合作技术合作和CCF-腾讯犀牛鸟基金等多个项目;在DAC、ICCAD、DATE、TCAD、TVLSI等重要国际会议和期刊发表十余篇论文;现为IEEE和中国计算机协会会员;曾获教育部科技成果完成者证书。


■ 代表性论文(*通信作者)

(1) R. Zhu, B. Wang, D. Liu*, RF-CGRA: A Routing-Friendly CGRA with Hierarchical Register Chains, 2022 Design, Automation and Test in Europe Conference (DATE), 2022, pp. 262-267. (CCF-B )

(2) B. Wang, R. Zhu, J. Shang, D. Liu*, Towards Energy-Efficient CGRAs via Stochastic Computing, 2022 Design, Automation and Test in Europe Conference (DATE), 2022, pp. 202-207 (CCF-B 会议)

(3) D. Liu*, T. Liu, X. Mo, J. Shang, J. Zhong, S. Yin, Polyhedral-based Pipelining of Imperfectly-Nested Loop for CGRAs, 2021 IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2021, pp. 1-9.CCF-B 会议) 

(4) D. Liu*, S. Yin, G. Luo, J. Shang, L. Liu, S. Wei, Y. Feng and S. Zhou. Data-Flow Graph Mapping Optimization for CGRA with Deep Reinforcement Learning, IEEE Trans. on Computer-Aided Design (TCAD) of Integrated Circuits and Systems,38(12):2271-2283,2019(CCF-A 期刊

(5) D. Liu, S. Yin, Y. Peng, L. Liu, and S. Wei. Optimizing spatial mapping of nested loop for coarse-grained reconfigurable architectures. IEEE Trans. Very Large Scale Integr. (VLSI) Syst., 23(11): 2581-2594, 2015 CCF-B 期刊

(6) S. Yin, D. Liu, Y. Peng, L. Liu, and S. Wei. Improving nested loop pipelining on coarse-grained reconfigurable architectures. IEEE Trans. Very Large Scale Integr. (VLSI) Syst., 24(2): 507-520, 2016.(CCF-B 期刊

(7) S. Yin, X. Yao, D. Liu, L. Liu, and S. Wei. Memory-aware loop mapping on coarse-grained reconfigurable architectures. IEEE Trans. Very Large Scale Integr. (VLSI) Syst., 24(5): 1895-1908 (2016). (CCF-B 期刊)

(8) D. Liu, S. Yin, L. Liu, and S. Wei. Polyhedral model based mapping optimization of loop nests for CGRAs. in Proc. 50th ACM/EDAC/IEEE Design Autom. Conf.(DAC), May/Jun. 2013, pp. 1–8. (CCF-A 会议)

(9) S. Yin, D. Liu, L. Liu, and S. Wei. Joint affine transformation and loop pipelining for mapping nested loop on CGRAs. Proceedings of Design, Automation Test in Europe Conference Exhibition (DATE), 2015. IEEE, 2015, pp. 115–120. (CCF-B 会议)


■ 科研项目

1. 国家自然科学基金面上项目,62274019基于跨层优化的高能效动态可重构计算芯片关键技术研究,2023-2026,在研,主持

2. 国家自然科学基金青年项目,61804017,软件定义硬件中数据密集型应用的高性能映射技术研究,2019 - 2021,已结题,主持

3. 华为高校技术合作项目,嵌套循环平坦化研究,2021-2022,已结题,主持

4. 清微智能技术合作项目,可重构处理器数据流图空间映射优化,2021-2022,已结题,主持

5. CCF-腾讯犀牛鸟基金,面向数据密集型应用的可重构处理器高性能映射技术研究,2018-2019,已结题,主持


■ 教学课程

1. 2020-2021,《高级硬件设计》(数字电路高层次综合),本科专业课,3 学分

2. 2020-2021,《计算机系统结构》,本科专业课,2.5 学分

3. 2021年春季,《大数据智能与深度学习》,本科专业课,3 学分

4. 2019年秋季,《数字逻辑》,本科专业课,3.5 学分

5. 2018-2021,《学术规范与论文写作指导》,研究生专业课,1 学分